L. Bardon . – Les améliorations liées à la loi de Moore en matière de densité et de coût des transistors ralentissent. Dans le même temps, le coût de la conception des puces et des usines qui les gravent est également en hausse. Toute économie sur l’un de ces fronts serait donc la bienvenue pour soutenir l’innovation informatique. L’utilisation de techniques d’apprentissage automatique pour faciliter certaines tâches du processus de conception semble pleine de promesses pour des acteurs comme Google. Le géant technologique est en effet l’un des plus grands consommateurs de CPU et de GPU au monde, mais est également le concepteur de TPU allant de la périphérie au centre de données pour l’inférence et la formation à l’apprentissage machine. Il ne s’agit donc pas d’un simple exercice académique s’il a l’intention de continuer à faire avancer sa feuille de route en matière de TPU et s’il décide, comme son rival Amazon Web Services, de commencer à concevoir ses propres puces de serveur ARM sur mesure ou s’il décide de faire des puces ARM sur mesure pour ses téléphones et autres appareils grand public.
Google utilise l’apprentissage automatique pour concevoir sa prochaine génération de puces électroniques. Les conceptions proposées par l’algorithme sont “comparables ou supérieures” à celles créées par les humains, selon les ingénieurs de Google, mais peuvent être générées beaucoup, beaucoup plus rapidement. Selon le géant technologique, un travail qui prend des mois aux humains peut être accompli par l’IA en moins de six heures.
Dans le document, les ingénieurs de Google notent que ces travaux ont des “implications majeures” pour l’industrie des puces. Ils devraient permettre aux entreprises d’explorer plus rapidement le champ d’architecture possible pour les conceptions à venir et de personnaliser plus facilement les puces pour des charges de travail spécifiques. Un éditorialiste de Nature qualifie cette recherche de “réalisation importante” et note que ces travaux pourraient contribuer à compenser la fin annoncée de la loi de Moore. L’IA ne résoudra pas nécessairement les problèmes physiques liés à l’intégration d’un nombre croissant de transistors dans les puces, mais elle pourrait aider à trouver d’autres moyens d’accroître les performances au même rythme.
La tâche spécifique à laquelle les algorithmes de Google se sont attaqués est connue sous le nom de “floorplanning”. Cette tâche nécessite généralement des concepteurs humains qui travaillent avec l’aide d’outils informatiques pour trouver la disposition optimale des sous-systèmes d’une puce sur une puce en silicium. Ces composants comprennent des éléments tels que les CPU, les GPU et les cœurs de mémoire, qui sont reliés entre eux par des dizaines de kilomètres de câbles minuscules. Le choix de l’emplacement de chaque composant sur une puce influe sur la vitesse et l’efficacité de la puce. Et, compte tenu de l’échelle de fabrication des puces et des cycles de calcul, des changements de placement de l’ordre du nanomètre peuvent avoir des effets considérables.
Les ingénieurs de Google ont entraîné un algorithme d’apprentissage par renforcement sur un ensemble de données issu de 10 000 plans de qualité variable, dont certains avaient été générés de manière aléatoire. Une fonction de “récompense” spécifique a été attribuée à chaque conception, en fonction de sa réussite sur différents critères, tels que la longueur de fil requise et la consommation d’énergie. L’algorithme a ensuite utilisé ces données pour faire la distinction entre les bons et les mauvais plans et générer ses propres plans à son tour.
